[ASICs]  [Chip Typen]  [Chip Aufbau]  [Entwicklung]  [Schnittstellen]  [Glossar]
 
     [Chip-Gehäuse]  [IO-Bereich]  [Spannungsversorgung]  [Core Area]  [Taksignale]  [Makros]  [Verdrahtung]  [Wafer]

Das Chip-Gehäuse

Wenn man nicht gerade in einer Chipfabrik arbeitet, bekommt man Chips bzw. ASICs üblicherweise nur in der Form ihres Packages zu Gesicht, das auf eine Platine in einem elektronischen Gerät aufgelötet ist, während der eigentliche Chip (der Die) mit seinen Feinstrukturen tief im Inneren des Packages verborgen bleiben. Ein Grund dafür warum sich viele fasziniert wundern, daß man mit Chips die unterschiedlichsten Anwendungen und Funktionen abdecken kann, obwohl sie sich anscheinend nur von der Gehäuseform und der Anzahl der “Beinchen” unterscheiden.

QFPs und BGAs
Die Abbildung  rechts zeigt einen Teil der Querschnitte durch zwei typische Chipgehäuse, einem QFP (Quad Flat Package) und einem BGA (Ball Grid Array). Diese beiden Gehäuse stehen gleichzeitig für zwei bei ASICs weit verbreitete Gehäusefamilien, die in unterschiedlichen Größen und Varianten eingesetzt werden. Der eigentliche Chip befindet sich wie skizziert innerhalb des Packages. Über feinste Golddrähte - den sogenannten Bond Wires - ist der Chip mit jedem seiner Signal- und Spannungsversorgungsanschlüsse mit den Pins der QFP- bzw. den Balls der BGA-Gehäuse verbunden.
Im Gegensatz zu den QFPs sind die BGA-Typen unterhalb ihres Gehäuses auf einer zusätzlichen Platine (PWB, Printed Wire Board) montiert. Dieses PWB stellt zum einen die mechanische Basis aller Balls dar und beinhaltet andererseits die elektrischen Verbindungen der an der Bodenseite des Packages anliegenden Balls zu den inneren Verbindungspunkten der Bond-Drähte zu dem Chip. Durch das Layout der elektrischen Verbindungen des PWBs kann daher bis zu einem gewissen Grad das Pinout der zweidimensional angeordneten Balls beeinflußt werden. Dieses ist damit bei einem BGA nicht ausschließlich von der Anordnung der IOs auf dem Die abhängig, während bei einem QFP eine direkte Beziehung zwischen einer IO-Position auf dem Die und einem Gehäuse-Pin besteht.

FCBGAs
Eine Optimierung hinsichtlich der IO-Dichte und der elektrischen Eigenschaften eines Packages stellen die Flip-Chip Ball Grid Arrays (FCBGA) dar. Bei diesem Gehäusetyp wird der Die mit dem PWB durch auf der Die-Fläche angebrachte Balls verbunden, sodaß die induktiven Bond Wires mit ihren Problemen insbesondere bei hohen Schaltfrequenzen entfallen. Die Die-Balls sind entsprechend des Verhältnisses zwischen Die- und Package-Größe deutlich kleiner als die außen liegenden Package-Balls. Im Idealfall stellt das PWB eine direkte (bzw. eine geometrisch möglichst kurze) elektrische Verbindung zwischen den Die-Balls und den Package-Balls her, um möglichst geringere parasitäre Induktivitäten und Kapazitäten gegenüber  Golddrähten zu enthalten.

Der Einfachheit halber werden in den folgenden Beschreibungen auf den nächsten Seiten - soweit nicht direkt auf ein BGA-Package bezogen - nur "Pins" aufgeführt. Da bei ASICs das Package in bestimmten Grenzen frei wählbar ist, ist der Begriff 'Balls' als gleichwertig anzusehen.
 

Weiter zum Aufbau des IO-Bereichs

[Home] [ASICs] [Selbstmanagement] [Inselmeer] [Spiele]
[Ich über mich] [Links] [SiteMap] [Disclaimer]